中断的尾链

Question

ARM Cortex M3中NVIC支持的Interrupts尾链是什么。

Answer 1

  

尾部链接是在不使用的情况下背靠背处理异常   状态保存和中断之间恢复的开销。该   处理器跳过8个寄存器并推送8个寄存器   当退出一个ISR并进入另一个ISR时，因为这没有效果   在堆栈内容上。   Cortex™-M3 Technical Reference Manual

这基本上意味着，处理挂起的中断而不重复堆叠。

如果您想了解更多详情，我推荐这本书：

The Definitive Guide to the ARM Cortex-M3

Answer 2

如果异常在另一个异常处理程序完成时处于暂挂状态，而不是返回到被中断的程序然后再次输入异常序列，则会发生尾链方案，其中处理器不必恢复所有寄存器值从堆栈 并再次将它们推回堆栈。异常的尾部链接允许更低的异常处理开销和更高的能效。