在Verilog中将位数组拆分为较小的数组

时间:2012-05-09 06:15:00

标签: verilog

这可能很容易,但遗憾的是我无法找到答案。 假设我有......

input [31:0] controls;

我如何声明一个可以返回的位数组,它等于这些位的一部分,例如6-0或31-25?

1 个答案:

答案 0 :(得分:5)

我不确定我完全理解这个问题(这对我来说有点模糊),但你只是在寻找这个吗?

wire [6:0] controls_part;
assign controls_part = controls[31:25]; 

或者你能详细说明一下吗?