处理Synopsys tetramax中的时钟

时间:2012-04-28 07:57:38

标签: vhdl simulation clock hdl vlsi

我使用tetramax来测量一些测试台的故障覆盖率。 我正在运行测试台并转储到我要测试的核心的VCD文件输入和输出。

时钟和重置已由我的外部测试平台管理。 我想因此我不需要在我的Tetramax脚本中添加时钟和重置。

我不知道指定时钟是否有任何副作用......例如在输入和输出之间的某些内部延迟计算中。

有没有人有关于在tetramax脚本中添加时钟和重置效果的更多信息?

干杯,

1 个答案:

答案 0 :(得分:0)

  

时钟和重置已由我的外部测试平台管理。我想因此我不需要在我的Tetramax脚本中添加时钟和重置。

错误!你需要告诉它哪个信号是时钟,哪个是复位,因为它们是需要知道的特殊信号。你的测试台做什么并不重要。它甚至不应该加载。

Tetramax需要知道如何控制设计中的触发器。部分原因是知道如何重置它们并为它们计时。当您指定时钟并重置时,它会告诉Tetramax如何执行此操作。它需要知道这一点来生成或模拟测试模式。如果你不给它这个信息就不能做任何事情,或者说它仅限于测试不涉及触发器的东西(这并不多)。

您还需要告诉它必须启用任何测试控制信号才能启用测试模式,扫描链等。