我是否正确地认为，当AHB接口（TLToAHB）上的突发模式（HRESP = 1）中发生错误时，火箭芯片核心将继续从其源（NVM，ROM等）读取数据数据吗？
如果在进行单笔交易时发生错误，这也会一样吗？
核心是对错误做出反应，重新读取发生错误的位置，还是像什么都没发生一样继续发生？
APB ToTL.scala文件中的注释“在理想情况下，我们将使用这些信号”（下面的代码）表明这些信号没有被使用。
在此先感谢您的帮助。
Ciaran
// In a perfect world, we'd use these signals
val hresp = d_fail || (out.d.valid && (out.d.bits.denied || out.d.bits.corrupt))
val hreadyout = Mux(d_write, (!d_send || out.a.ready) && (!d_last || !d_recv || out.d.valid), out.d.valid || !d_recv)