如何设计D类输出滤波器(有源滤波器)?

时间:2019-03-17 09:06:23

标签: filter signals signal-processing dac

我想过滤我的全桥D类功率放大器的输出。 我正在尝试将理想的差分运算连接到d类输出以进行仿真。 但是d类输出是通过理想的差分运算输出的,本底噪声增大了(5〜10dB)。 我怀疑问题是操作/过滤器连接不正确。 (图A) pic.A

首先,我将电路(图A)映射到频谱(使用一个VCVS(图B)或两个VCVS(图C))。 我正在尝试以下2个连接:

pic. B one VCVS     D类输出SNDR为96dB,op(理想,增益:100000)输出为82dB     问题是op是理想的,96dB到82dB没有意义。

pic. C two VCVS     D类输出SNDR为96dB,op(理想,增益:100000)输出为74dB     问题是op是理想的,96dB到74dB没有意义。

我认为理想差分运算输出的SNDR不会降低太多。

op(pic.B或pic.C)的连接是否正确? 有什么建议吗?

0 个答案:

没有答案