标签： sdk xilinx vivado microblaze virtex
我试图使用内存映射输入输出调试具有UART功能和PS / 2的源文件集，当我使用加载程序文件时，将指令和数据存储深度设置为262144，同时将FPGA上的板载RAM调整为相同的值。
遇到的问题是，我的程序最初一直在不同的行处中断，而不是在我设置断点的主要函数中。
如何确保代码正确适合并且断点能够反映我正在调试的当前正确代码行？