来自强大的Verilog背景的人学习VHDL

Question

我有很强的Verilog和数字设计背景。我现在处于必须快速学习VHDL的位置，最好是在几个星期内。最好的方法是什么？

Answer 1

如果您有强大的数字设计基础，则应明确阅读Peter Ashenden的书 VHDL设计指南。 VHDL需要更多的代码来描述程序，但它经常捕获verilog遗漏的错误，强调明确的语义并且可移植，仅举几例。只需熟悉这些概念，您就应该准备立即了解它。

Answer 2

用Enoch Hwang的VHDL看数字逻辑和微处理器设计。这很容易阅读，您将很好地学习VHDL要点。您可以在http://faculty.lasierra.edu/~ehwang/digitaldesign/

找到一些示例章节。