带时钟的“数据触发器”(DFF)实现

时间:2018-11-01 16:15:13

标签: logic

我正在遵循nand2tetris不错的课程,尝试实施DFF(实际上是给我们的,但现在我想确切地了解它的工作原理)让我头疼。

经过研究,我发现我需要一个负边缘触发的数据触发器。

因此,首先在and或闩锁之后实现SR门:

SR Latch using AND / OR gates

接下来,感谢CrashCourse视频系列,我添加了一些额外的逻辑门来创建输入数据线和启用线,我们称其为门控闩锁(您可以在右侧看到和或闩锁):

Gated latch

最后,通过在意甲中添加2个门控锁存器,我实际上使它按方面工作,在下降沿从输入复制了输出,这正是我想要的。

Working

此电路实际上是在门延迟下起作用吗? 它实际上如何运作? 我需要一些解释,但找不到我想要的东西。

谢谢:)

0 个答案:

没有答案