Question

这是我要实现的circuit-> http://prntscr.com/lceyql structural，由于{，我无法设置inputs和outputs {1}}（A complement和A）。

我是Verilog的新手。

我也想在电路上运行A complement（在test上运行），我不知道如何实现所有0-1组合，因为有ModelSim和A（如果回答第一个问题，可能会自动得到回答）...意思是这样的：

A'

模块：

initial
begin
    InA=0; InB=0; InC=0; InD=0; InE=0;
    # 10 InA=0; InB=0; InC=1;
    # 10 InA=0; InB=1; InC=0;
    # 10 InA=0; InB=1; InC=1;
    # 10 InA=1; InB=0; InC=0;
    # 10 InA=1; InB=0; InC=1;
    # 10 InA=1; InB=1; InC=0;
    # 10 InA=1; InB=1; InC=1;
    # 10 $stop;
end

Answer 1

我认为，为了实现您想要的功能，您可以删除E输入并用nor G3（w3，〜A，C）替换nor G3行；这意味着您将A的补码作为输入

设置我的输入和输出时遇到麻烦（补码是直接输入（-ed））

1 个答案: