错误：实体不能位于设计的顶部，泛型没有默认值

Question

我刚开始使用VHDL，证明它比我认为的更难。目前我正试图绕过“通用”操作区域。我尽可能地减少了我的代码（这个提取没有做任何事情，但仍会产生错误），但仍未设法破解它。如果你们中的一个能帮助我，我会非常感激！

提前感谢。

library IEEE;

entity ALU is
    GENERIC (constant cst:integer range 15 downto 0); 
end ALU;

architecture behavioural of ALU is
    begin
End behavioural;

error:entity "alu" cannot be at the top of a design
alu.vhdl:6:19: generic "cst" has no default value