如何将ROM阵列映射到BRAM存储器而不是PLB LUT

时间:2017-11-21 22:21:08

标签: verilog synthesis yosys

是否有任何yosys编译器指令或verilog类似的选项来强制将数组映射到sysMEM块?

例如:

reg [0:0] ROM [639:0] ;
wire [9:0] addr;
reg data;

initial
begin
    if (FILE_NUMBERS) $readmemh(FILE_NUMBERS, Nums);   
end

always @(posedge clk)
begin
    data <= ROM[addr];
...
...

在此代码中,ROM阵列默认映射到PLB,占用大量资源。 TIA

0 个答案:

没有答案