最新英特尔处理器中的IMC（集成内存控制器）架构

Question

我一直在研究服务器应用程序的Xeon架构。我看到Xeon支持四通道架构，每个通道有3个DIMM。我附上了英特尔Xeon数据表中的一页。

我得到了这个： https://www.intel.com/content/dam/www/public/us/en/documents/datasheets/xeon-e5-1600-2600-vol-2-datasheet.pdf Page 392第4.4节。

我对DRAM控制器共享公共地址解码和DMA引擎的说法有疑问。

• 如果我在Xeon处理器上有4个内核，我是否可以同时访问4个DDR通道？例如，我可以使用一个CPU内核写入DDR通道1和另一个CPU内核同时从DDR通道2读取吗？

  

控制器共享公共地址解码

• 我还假设上述声明意味着我一次可以为一个通道提供DMA引擎吗？

感谢任何支持。