Cortex A53 L1 L2缓存信息

Question

展望Cortex A53，我想弄明白到底是什么：

1. 8-64k I-Cache w / parity

   • 8-64k是什么意思？它是8路组关联缓存，大小为64kByte吗？或者只是说大小在8~64kByte范围内
   • 什么是“w / parity”？

2. 8-64k D-Cache w / ECC

   • 什么是“w / ECC”？

3. 关联性（直接映射，双向，4向等）和L1和L2缓存的大小对Cortex A53是固定的，或者在开发时需要进行调整微控制器？

Answer 1

根据this规范，这是特定于实现的，可以支持8到64k之间的大小。它不是集合关联性，因为I-cache只有2个。

奇偶校验表示您为错误检测添加了奇偶校验位。 ECC代表更高级的纠错码（更多位覆盖线路的不同子集），可用于纠错和检测。