模型检查UPPAAL中的同步电路

Question

我正在使用UPPAAL模型检查器来模拟门级的同步电路，我对如何为时钟建模感到困惑，我的目标是验证设置时间和保持时间是否被违反。我发现一些模型将时钟作为appal模型检查器中的测试向量，例如t = 10，例如等效于上升沿，t = 20是下降沿，这使得它看起来更像是测试向量。任何人都可以提出一个关于如何在UPAAL中建模同步电路的基本例子吗？

谢谢

Answer 1

在声明中写下：

clock t;
broadcast chan rise, fall;

然后Uppaal中的同步时钟如下所示：

然后其他连接的组件应该使用rise?和fall?作为边缘同步进行收听。