如何构建Zscale核心？ （RISC-V，火箭芯片）

Question

我指的是以下链接， https://github.com/ucb-bar/zscale/issues/1 这表示zscale可以从火箭芯片发生器构建 只有不同的构建选项。

make CONFIG=ZscaleConfig MODEL=ZscaleTop verilog" instead.

但是，从https://github.com/ucb-bar/rocket-chip.git存储库， 我找不到这样的配置'ZscaleConfig'和ZscaleChip.scala 在适当的目录中。我找到那些配置的唯一地方 文件是以下存储库。 gitlab.cs.fau.de/osek-v/osek-v/tree/a3c9431ee20f94bf2826251680de61b8d640b02d

不幸的是，存储库似乎有些过时，但事实并非如此 由于未解析的工具依赖性而正确构建（各种代理似乎已死）。

从scala构建ZScale核心仍然是获取verilog文件的有效方式，还是以唯一的方式下载和使用VScale？ 如果可能的话，我想用scala构建，因为它支持更强大的功能 功能，例如更改高级语言中的配置或不需要VCS来运行测试的C模拟（RTL模拟）。

提前谢谢大家。

Answer 1

不推荐使用Z-scale，Rocket Chip Generator不再支持。按照Rocket Chip README中的步骤初始化repo并构建RISC-V工具链后，您可以构建一个小核心：

cd vsim
make verilog CONFIG=TinyConfig

这构建了一个Rocket实现，其大小和功能与旧的Z-scale核心相似。

Answer 2

2016年5月16日，https://github.com/ucb-bar/rocket-chip/commit/f52fc655a54bbfd3d5e89895cdd8152f5a77b69c#diff-0ff996c4528f4b67c36098dab7873f08删除了Zscale。

您可以尝试更新版本的火箭芯片。