我正在阅读Charles Petzold的代码，并希望构建和使用我自己的非常简单的计算机，以便更好地内化一些概念。我被一位朋友告知了CARDIAC，但它似乎不再可用了。所以，我想知道是否有人对类似的工具包有任何建议，这有助于让我熟悉类似的低级概念，操作等。
答案 0 :(得分：1)
您可以继续构建自己的Apple II或Commodore 64，但构建完全引脚兼容的版本需要很多难以获得的部件。这肯定是一个教育项目，但这将是一项艰巨的任务。
Arduino平台是一种类似于该年份的计算机功能的微控制器套件。有一个大型社区支持它，它使用标准连接器（如USB和以太网）与现代设备连接。有些版本甚至可以使用蓝牙和Wi-Fi，以便更轻松地进行通信。
如果您使用assembly language编程此设备，而不是默认的高级语言，那就是您可以获得的低级别语言。你可以从一块空白的石板上建立起来，探索所有的基础知识。
答案 1 :(得分：0)
arduino价格低廉且广受欢迎。 armmite pro，类似，基于ARM而不是AVR（你可能想要使用C接口）。来自ti的msp430 ......实际上是一长串的微控制器，让你可以随心所欲地拿到手。也许类似于stellaris评估板，它们装有外围设备，您可以通过阅读原理图和数据表来了解读数。或者像AVR Butterfly这样简单的东西，如果它们仍然可用，足够的板载东西，无需购买和焊接东西。
您可以随时追求的路径是模拟。硬件设计语言（HDL）Verilog并不难让软件工程师学习和学习，你只需要在并行执行中考虑比顺序执行更多。 Verilator是一个很好的免费模拟器，可以很容易地将逻辑设计的边缘连接到C / C ++，因此您可以在C ++中模拟您在Verilog中不能或不想要的东西。我希望看到更多曝光的HDL是循环设计语言cyclicity-cdl.sourceforge.net。与Verilog和VHDL语言不同，Verilog和VHDL语言都允许您编写可合成逻辑，可以转换为硬件和行为逻辑，这些逻辑不能用于测试可合成逻辑。 cdl只能是可合成的，你编写的测试平台是用脚本语言或C / C ++编写的。编译后的Cdl代码产生可合成的verilog（用于测试然后变成硬件）和C ++（用于模拟/测试）。 Icarus Verilog是另一个优秀的，免费的verilog仿真平台，从命令行的角度来看可能比verilator更容易使用，但不容易与我认为更喜欢的C ++集成，用于测试逻辑或只是简单地与教育逻辑集成目的。你可以低于汇编程序，使用HDL你可以创建连接或门的树，使用触发器等，直接实现书中讨论的内容。
另一种方法是没有硬件语言的模拟，只需编写自己喜欢的任何类型系统的模拟器，模拟逻辑，模拟处理器等。从个人经验中我发现模拟，拆解等教你更多关于您感兴趣的平台，而不是简单的检查（阅读等）或在别人的模拟器或硬件上编写程序。
顺便说一句，谢谢你放弃了Petzolds的名字，我在阅读你的问题的时候正准备在网上买这本书，因为我记得在商店里看到它，当我意识到我在书店关闭时买了它，把它埋在我的书架上没有打开它。我的编程窗口3.1和Windows 95 Petzold书籍在当天的所有用途都很好用。翻阅这本代码书以回答这个问题，我将把它添加到我的阅读书堆中。