Verilog中的寄存器数组

Question

我试图在Verilog上创建一个4路组关联缓存。我需要一个包含4个不同寄存器的数组，但我不知道如何声明和调用它们。

我的部分代码;

 reg [255:0] data_cache_0 [511:0];
 reg [255:0] data_cache_1 [511:0];
 reg [255:0] data_cache_2 [511:0];
 reg [255:0] data_cache_3 [511:0];
 reg [3:0] data_cache;
 assign data_cache[3] = data_cache_3;
 assign data_cache[2] = data_cache_2;
 assign data_cache[1] = data_cache_1;
 assign data_cache[0] = data_cache_0;

如果这些分配是可以接受的，我如何调用缓存的一部分，例如data_cache [1] [128] [31：0]？