您好，我是VHDL的新手，遇到了如下所示的一行

Question

signal a: unsigned(15 downto 0) := to_unsigned(10100, 16);

如果我没有错误将其转换为无符号数字的语法，但我无法弄清楚to_unsigned(10100, 16)的使用情况，特别是 10100 。

Answer 1

to_unsigned（10100,16）行将整数值（基数为10）10100转换为16位无符号信号。

整数值不能轻易地合成到逻辑中，并且在对其进行任何位操作之前，您经常会看到它转换为unsigned，signed或std_logic_vector。

然而，你会经常在模块内部使用整数或其衍生物，例如计数器之类的东西，因为它们更容易理解，并且更快地为模拟器执行计算。