标签： uvm
我需要验证一个将需要未知数量的周期才能完成的功能。我可以通过读取一些寄存器并将它们的值与模型进行比较来确定它是完成的。
我有一个从uvm_reg_sequence扩展的序列来执行此检查。我需要在虚拟序列的末尾运行此序列，如果检查失败，则循环回到虚拟序列的开头以运行更多周期。我将重复此操作，直到检查通过（或我达到一些超时）。
我认为我需要的是虚拟序列从检查器序列获得响应以控制此循环的方法。推荐的方法是什么？