Question

我有我想要编译Makefile的文件列表，每种源语言都有一个列表：

CFILES=  Src/Application/main.c  Src/Core/data.c  Lib/routines.c
ASFILES= Src/Application/startup.s  Lib/sqrt.s

我希望所有输出都在一个目录中：

OBJDIR= output

我如何做相同的：

output/main.o     : Src/Application/main.c
    cc -c -o output/main.o Src/Application/main.c

output/data.o     : Src/Core/data.c
    cc -c -o output/data.o Src/Core/data.c

output/routines.o : Lib/routines.c
    cc -c -o output/routines.o Lib/routines.c

output/startup.o  : Src/Application/startup.s
    as -o output/startup.o Src/Application/startup.s

output/sqrt.o     : Lib/sqrt.s
    as -o output/sqrt.o  Lib/sqrt.s

其列表中的每个文件的配方都相同。

输入文件位于各种不同的目录中，仅列出其文件名并使用搜索路径查找它们是不可接受的，必须使用它们的显式路径。

输出文件名是源文件名的基本名称，扩展名更改为o。不同源语言的列表之间没有重复的基本名称。

我不想列出目标文件，这应该来自源列表。

我正在使用gnu make，但是便携式解决方案的奖励积分。

Answer 1

以下内容可以做到：

all :

OBJDIR := output
CFILES  := Src/Application/main.c Src/Core/data.c Lib/routines.c
ASFILES := Src/Application/startup.s Lib/sqrt.s

target = ${OBJDIR}/$(patsubst %.s,%.o,$(notdir ${1}))
obj.c :=
obj.s :=
define obj
  $(call target,${1}) : ${1} | ${OBJDIR}
  obj$(suffix ${1}) += $(call target,${1})
  ${1} : ; mkdir -p `dirname $$@` && touch $$@ # Create the source for testing. Remove this.
endef

define SOURCES
  $(foreach src,${1},$(eval $(call obj,${src})))
endef

$(eval $(call SOURCES,${CFILES}))
$(eval $(call SOURCES,${ASFILES}))

all : ${obj.c} ${obj.s}

${obj.c} : % :
    @echo cc -c -o $@ $^; touch $@ # echo and touch are for testing. Remove these.

${obj.s} : % :
    @echo as -o $@ $^; touch $@ # echo and touch are for testing. Remove these.

${OBJDIR} :
    mkdir $@

.PHONY: all

输出：

$ make 
make: Entering directory '/home/max/tmp'
mkdir -p `dirname Src/Application/main.c` && touch Src/Application/main.c # Create the source for testing. Remove this.
mkdir output
cc -c -o output/main.c Src/Application/main.c
mkdir -p `dirname Src/Core/data.c` && touch Src/Core/data.c # Create the source for testing. Remove this.
cc -c -o output/data.c Src/Core/data.c
mkdir -p `dirname Lib/routines.c` && touch Lib/routines.c # Create the source for testing. Remove this.
cc -c -o output/routines.c Lib/routines.c
mkdir -p `dirname Src/Application/startup.s` && touch Src/Application/startup.s # Create the source for testing. Remove this.
as -o output/startup.o Src/Application/startup.s
mkdir -p `dirname Lib/sqrt.s` && touch Lib/sqrt.s # Create the source for testing. Remove this.
as -o output/sqrt.o Lib/sqrt.s
make: Leaving directory '/home/max/tmp'

Answer 2

我在编写makefile时没什么经验，所以这只是一次尝试。在我的例子中，我在几个目录中有C和C ++文件，并构建一个由这些文件组成的程序。

$ cat Makefile
.PHONY : clean all

CC=gcc
CXX=g++

CFILES = c/f.c c/g.c
CPPFILES = cpp/main.cpp

OUTPUT = ./output

SOURCE_DIRS := $(dir $(CFILES))
SOURCE_DIRS += $(dir $(CPPFILES))

VPATH = $(sort $(SOURCE_DIRS))

C_FILENAMES := $(notdir $(CFILES))
CPP_FILENAMES += $(notdir $(CPPFILES))

OBJ_FILES := $(patsubst %.c, $(OUTPUT)/%.o, $(C_FILENAMES) )
OBJ_FILES += $(patsubst %.cpp, $(OUTPUT)/%.o, $(CPP_FILENAMES) )

all : $(OUTPUT)/program

$(OUTPUT)/program : $(OBJ_FILES)
    g++ -o $@ $^

$(OUTPUT)/%.o : %.cpp
    $(shell mkdir -p $(OUTPUT) )
    $(CXX) $(CXXFLAGS) -c $< -o $@

$(OUTPUT)/%.o : %.c
    $(shell mkdir -p $(OUTPUT) )
    $(CC) $(CFLAGS) -c $< -o $@

clean:
    rm -fr $(OUTPUT)

这是使用我的makefile的一个例子：

$ make
gcc  -c c/f.c -o output/f.o
gcc  -c c/g.c -o output/g.o
g++  -c cpp/main.cpp -o output/main.o
g++ -o output/program output/f.o output/g.o output/main.o

Answer 3

以下方法应该执行您想要的操作：编译所有指定的源文件，并将目标文件自动放在./output目录中。当然，您需要提供编译器选项，链接所需的适当库等等。

OBJDIR =./output
SRCDIR1 =./Src/Application
SRCDIR2 =./Src/Core
SRCDIR3 =./Lib
SRC1 =$(SRCDIR1)/main.c
SRC2 =$(SRCDIR2)/data.c
SRC3 =$(SRCDIR3)/routines.c
SRC4 =$(SRCDIR1)/startup.s
SRC5 =$(SRCDIR3)/sqrt.s
OBJ1 =$(patsubst $(SRCDIR1)/%.c,$(OBJDIR)/%.o,$(SRC1))
OBJ2 =$(patsubst $(SRCDIR2)/%.c,$(OBJDIR)/%.o,$(SRC2))
OBJ3 =$(patsubst $(SRCDIR3)/%.c,$(OBJDIR)/%.o,$(SRC3))
OBJ4 =$(patsubst $(SRCDIR1)/%.s,$(OBJDIR)/%.o,$(SRC4))
OBJ5 =$(patsubst $(SRCDIR3)/%.s,$(OBJDIR)/%.o,$(SRC5))

vpath %.c $(SRCDIR1): $(SRCDIR2): $(SRCDIR3)
vpath %.s $(SRCDIR1): $(SRCDIR3) 

all: $(OBJ1) $(OBJ2) $(OBJ3) $(OBJ4) $(OBJ5)
       cc $^ -o executable

$(OBJDIR)/%.o: %.c | $(OBJDIR)
       cc -c $< -o $@
$(OBJDIR)/%.o: %.s | $(OBJDIR)
       cc -c $< -o $@

$(OBJDIR):
       mkdir -p $(OBJDIR)

Makefile用于编译源文件列表

3 个答案: