Xilinx循环迭代了64次错误

时间:2014-11-12 17:54:42

标签: verilog xilinx

我正在编写管道乘法算法的代码,在使用xilinx 10.1进行综合时,我收到以下错误:

"ERROR:Xst:1312 - Loop has iterated 64 times. Use "set -loop_iteration_limit XX" to iterate more"

我该如何解决?或者我如何找出导致它的原因?

1 个答案:

答案 0 :(得分:1)

基于Xilinx网页的信息:

  

如果XST遇到没有离散终止的循环(通常为" while循环"),则会发生此错误。而不是永久地展开循环,XST在HDL分析期间失败并出现此错误。未提供行号,但在正在分析的实体/模块的上下文中报告错误。

您可以通过添加以下内容来解决此问题:项目中的set -loop_iteration_limit 256.xst文件。您可以找到其他信息here