缺少使用公司模式的verilog模式的完整候选人

Question

我正在使用公司模式在Verilog模式下进行自动完成。我想写end并开始换行。但在我输入end后，公司模式会为我提供候选列表（endfunction，endclass，endmodule，endpackage）。在按下ENTER之前，我必须在end之后添加一个额外的空格。

我不确定如何将end添加到该候选列表中？或者我应该将此问题提交给公司模式开发人员或Verilog模式开发人员？

Answer 1

company-mode还不支持verilog-mode。但可以通过添加verilog关键字来解决此问题

(require 'company)
(require 'verilog-mode)
(add-to-list 'company-keywords-alist (cons 'verilog-mode verilog-keywords))

希望有些人可以为verilog模式创建一个合适的后端。