我有一个基本问题。我为某些媒体应用程序制作了一些FPGA图像 现在我想将我的结果与性能和方法相同的算法的ASIC实现进行比较。区域。我听说这样的比较没有意义，因为它有点比较苹果和橘子。但是我听说过门等效度量标准，我不能用这个来比较原因吗？
由于
答案 0 :(得分：1)
正如已经指出的那样，门等效仅仅是一个粗略的猜测，并不是所有准确的确定ASIC中的区域。您可以通过不同的方式了解设计在ASIC中的性能（和成本）。您可能使用HDL（VHDL或Verilog）来实现您的设计。如果您可以访问Synopsys的设计编译器（DC）等综合工具，则可以使用其中一个提供的ASIC供应商库来确定区域。您还可以使用它来生成合成后门级网表，您可以在模拟中使用它来确定性能。 DC还将为您提供有关可用于计算性能的关键路径时序等信息。
然而，DC是一种非常昂贵的产品，您可能使用FPGA供应商提供的工具来合成您的HDL设计。您可以联系ASIC供应商并要求他们分析您的设计以确定尺寸和尺寸。性能（他们可能会使用DC - 您必须愿意将HDL交给他们）。他们可能倾向于这样做以赢得您的业务。但正如已经指出的那样，ASIC NRE非常昂贵，因此除非您拥有大批量产品，否则将您的设计转移到ASIC可能没有意义。
答案 1 :(得分：0)
门等效性指标可能会让您达到一个数量级 - 如果这对您来说足够好？问题是4输入LUT可以实现单个AND门，或者代表几个门的复杂4输入功能。或者（在Xilinx芯片中）它可以是一个带有16位存储器的移位寄存器。并且它的输出端附有一个触发器（带有伴随的控制信号等......另外几个门）。如果你使用了块存储器或DSP模块，它们甚至更难量化。
当您说要比较性能和面积时，您的意思是“成本”吗？这是一个潜在的产品，销售数百万台，或“只”几十万？ ASIC NRE很大！
您也可以针对成本优化FPGA设计，这可能足够好，具体取决于您的数量。例如，以传统方式完成的图像处理设计可以比专为小型FPGA使用而设计的图像处理设计大10倍，具有类似的应用程序性能......如果您知道自己在做什么：）