BCD到7段解码器原理图:在页面中需要帮助

时间:2014-03-11 21:16:13

标签: boolean-logic xilinx bcd

我正在研究BCD到7段解码器的原理图。我理解逻辑,但是我需要帮助的是原理图的设计。

Here is my schematic so far.

如您所见,我只完成了三个输出,我需要再添加四个输出。我遇到的问题是一切都是如此垂直,右边有很多空白区域。我希望能够在一个页面中放入所有内容而不必进行非常远的缩放,因为这样您就无法读取输入或输出。我想我觉得有一种更简单或有效的方式可以做到这一点。在真值表中,我们使用的是1010-1110,因为不关心,1111为0,所有段都要关闭。 感谢任何帮助,谢谢!

1 个答案:

答案 0 :(得分:1)

这更像是一个编程Q& A网站,您可能会发现电子网站更适合这个问题。话虽如此,试着错开门和输出,即

-----|\
     | o---------------------
-----|/      |-----|\
-------------|     | o-------
-------------------|/
-----|\
     | o---------------------
-----|/