移位寄存器,每个时钟周期可以一次移动几个位位置

时间:2013-10-25 09:36:37

标签: verilog multiplication divider shift-register

你是否有人知道是否有这样的移位寄存器拓扑符合标题中所述的要求?

例如,

100101在一个clk周期中左移3位位置:

100101 - > 101000

如果有,请告诉我这个名字,以便我可以做更深入的研究。如果可能的话,还有verilog HDL中的model/object名称。

有什么建议吗?

1 个答案:

答案 0 :(得分:3)

您可以使用桶形移位器执行此操作,这是允许移位长度可变的移位器的规范形式。桶形移位器是一个组合逻辑块,不是互联触发器的方法,但你可以通过向其添加寄存器来进行桶移位寄存器