生成要在Verilog中编译的多行

Question

我正在开发一个VGA学校项目，我将在FPGA上进行综合。我正在使用Xilinx并使用Verilog作为HDL。该项目说我必须生成固定数量的粒子，在屏幕上显示它们，并且通过使用键盘，我将必须控制这些粒子的环境（如风，重力等）。

我可以使用：

生成一个大小为1像素的粒子（大小并不重要）

  wire p1 =(posx>=part1x[13:4] && posx<=(part1x[13:4]+1) && posy>=part1y[12:4] && posy<=(part1y[12:4]+1));

使用这个：

wire p1 =(posx>=part1x[13:4] && posx<=(part1x[13:4]+1) && posy>=part1y[12:4] && posy<=(part1y[12:4]+1));
wire p2 =(posx>=part2x[13:4] && posx<=(part2x[13:4]+2) && posy>=part2y[12:4] && posy<=(part2y[12:4]+2));
wire p3 =(posx>=part3x[13:4] && posx<=(part3x[13:4]+3) && posy>=part3y[12:4] && posy<=(part3y[12:4]+3));

将创建三个粒子。

例如，如何在不编写100行代码的情况下生成100个（或更多）粒子？

Answer 1

您可以使用“for”循环来生成此内容。这是一个非常简单的例子：

wire input[100];
wire output[100];
// ...
genvar i; 
generate 
  for (i = 0; i < 100; i = i+1)  begin
    assign output[i] = ~input[i];
  end  
endgenerate  

为了将此应用于您的案例，您可能需要从使用part1x，part2x等切换到使用一个大“数组”，并根据{{1来计算偏移量}}

希望它有所帮助。祝你好运！