我有两个关于跨通道的内存交错如何在Sandy Bridge处理器上运行的低级问题。我倾注了英特尔的技术文档，但我仍然无法找到答案。你能帮忙吗？
现代CPU中的多通道内存控制器跨内存通道条带化数据。这允许并行执行读写操作，从而提高性能。
问题＃1：Sandy Bridge用于交错的块大小是多少？我发现一些信息表明它是缓存行大小。另一方面，其他人则认为它是configurable（至少在较旧的英特尔架构中）。这是什么？你能指出一份英特尔文件吗？
某些CPU允许禁用交错。一些高端系统的BIOS设置证实了这一点，例如HP的ProLiant和Fujitsu的Primergy。我可以在此找到的最接近英特尔的文档是E5 Product Family Data Sheet中的第4.4.4.3节。我已经与HP联系，了解他们的ProLiants如何在禁用交错时工作，但即使在电话会议中，他们也无法回答我的问题。
问题2：当禁用交错时，如何在通道上映射内存？据推测，它与备用或镜像模式配置不同。