在VHDL中声明变量并拆分“downto”

Question

我在声明中有类似的内容。

GPIO_1   : out std_logic_vector(35 downto 22);

它工作正常。对于诊断，我想分开我的downto。例如，如果我想跳过30.怎么会写它？

GPIO_1 : out Std_logic_vector(35 downto 31, 29 downto 22);

???

Answer 1

你做不到。所以，任何一个人都会写：

GPIO_1a : out Std_logic_vector(35 downto 31);
GPIO_1b : out Std_logic_vector(29 downto 22);

或者通过写作来使用串联：

GPIO_1 : out Std_logic_vector(34 downto 22);
...
GPIO_1 <= some_internal_signal(35 downto 31) & some_internal_signal(29 downto 22);