我们一直在使用C。
开发“硬件模型”我们目前的工作流程：
使用C语言的问题
虽然C很适合多功能编码，但它缺少硬件设计中的“并发”方面。因此，无法弄清楚硬件设计可能支持的“赛车条件”。
因此，我们正在研究可用于设计“硬件模型”的工具，这些工具可以更好地模仿硬件。
目前我们（仅）正在关注 - 系统C（类似C ......）
我很乐意看到其他人使用的工具。
感谢您阅读这篇相当长的帖子......
答案 0 :(得分：5)
（系统）Verilog和VHDL经常用于详细的硬件设计。但是，您可以在两者中编写行为模型，并在需要时下拉到时钟级精度。
答案 1 :(得分：4)
如果不知道更多，这是无法可靠回答的。您的问题不是“硬件建模的正确语言”，而是更接近于“验证此设计的最佳方式”。我建议可以和ASIC / FPGA咨询公司谈谈。
如果我不得不猜测：您应该构建一个SystemVerilog模型（因为您的设计是Verilog）来检查时序/协议，然后使用DPI来检查现有的C模型（因为它是黄金的）来检查数据。
答案 2 :(得分：0)
我自然会推荐GBL library，它比SystemC还要多。
答案 3 :(得分：0)
+1表示systemverilog。它不仅能够合成代码，更重要的是能够以干净的面向对象的方式进行测试平台设计。
此外，它还包括覆盖点，断言，协议检查，随机分布和约束，以及与DUT接口（通过接口块）的良好测试平台。最重要的是，DPI可以很好地支持对比特精确的模型进行验证。查看规范。
http://www.vhdl.org/sv/SystemVerilog_3.1a.pdf
..如果你还没有，也可以查看AVM。
答案 4 :(得分：0)
不要忘记凿子，它是用scala编写的hdl（不像hls，如systemc），它将转换为verilog。