信号变为1时写入文件

Question

我在Verilog中实现硬件，并且我想在一个信号变为1时将某些信号值转储到输出文件。我使用了$ fmonitor但问题是它会在信号发生变化时转储结果。我想在信号值变为1时转储某些值，说状态机状态。

Answer 1

always @ (posedge [your signal])
begin

   $fwrite([file], [format], [value]); // or $monitor in your case

end

Answer 2

while(1)
begin
    if(signal == 1)
        $fwrite(file, format, value);
end

另一种解决方案是使用$ monitor，如前所述。