在verilog中签名的数字表示

时间:2016-11-07 08:03:23

标签: numbers verilog digital-logic

  1. 签名号码表示有哪些方法?
  2. 您如何知道应用程序使用了哪个签名号码表示?
  3. e.g。

    IEEE 754允许您表示1.3444E-15和1.3444E + 15 ...表示非常大的数字&一个非常小的数字,简单地基于1个有符号的指数表示。 IEEE 754指数field uses biased exponent representation参见第7页。类似地,存在哪些其他方法。

2 个答案:

答案 0 :(得分:0)

对于Verilog,整数使用2的补码。真实数字使用IEEE-754。这用于声明用于初始化reg或分配给线路和内置操作数的常量。实际的寄存器/电线只是一堆位,而你的设计决定了存储的格式号。

答案 1 :(得分:0)

忘记类型。只需使用位向量并将这些位解释为float。

wire unsigned [31:0] bits;
wire unsigned sign;
wire unsigned [7:0] exp;
wire unsigned [22:0] mantissa;

assign sign = bits[31];
assign exp = bits[30:23];
assign matissa = bits[22:0];